工作内容：

在先进5纳米/7纳米/12纳米/16纳米/28纳米工艺节点上设计SOC芯片，主要负责从网表到GDSII版图设计，诸如布图、布局布线，行为综合，时序验证，可测性设计，可制造性设计，时钟设计，电路特性设计，DRC/LVS，IP模块设计，模拟电路设计，封装基板设计，标准单元库/Memory单元库版图设计，信号完整性功耗完整性仿真。

职位要求：

1、电子科学工程、微电子、集成电路、计算机科学与技术、电路与系统工程、电子信息工程、通信工程、物理学、材料学应届本科毕业生、硕士毕业生优先。

2、有多于一年相关工作与实习经验者优先。

3、掌握理解基本模拟电路设计或数字电路设计。

4、熟悉Synopsys/Cadence/Mentor公司的EDA工具者优先。

5、熟悉spice，Verilog/VHDL硬件语言和C、Perl、Tcl、Python等编程语言者优先。

6、熟练的英文书写和口语技能。

7、有团队合作精神。